Триггеры

Триггер - электронное устройство, с помощью которого можно записывать, хранить и считывать двоичную информацию. Он имеет два устойчивых состояния равновесия, одно из которых принимают за логическую 1, а другое за 0.

Триггер – устройство, имеющее 2 устойчивых состояния, в которых он может находиться сколь угодно долго до прихода управляющего воздействия.

Рисунок 1 - Принципиальная схема триггера

В схемном отношении триггер представляет собой два простейших усилительных каскада с взаимно обратными положительными связями, наличие которых приводит к тому, что в устойчивом состоянии один транзистор усилителя открыт, а другой - закрыт. Сигналя, снимаемые с выходов триггера имеют два уровня постоянного напряжения. Так коду 1 соответствует состояние триггера, когда транзистор VT1 закрыт и на его коллекторе высокое напряжение. Ввод в триггер двоичных цифр производится по цепям установки единицы S (set), и установки 0 - R (reset). С помощью таких цепей триггер переводится из одного состояния в другое. Положительные сигналы S или R подаются на базы транзисторов VT1 и VT2.

Если триггер находится в состоянии 0, то при подаче сигнала S на базу VT2 последний открывается, потенциал на его коллекторе понижается, что вызывает запирание VT1. По окончании переходных процессов триггер оказывается в состоянии 1. В этом состоянии он будет находиться до тех пор, пока не поступит сигнал R.

Триггер может быть выполнен на элементах ИЛИ-НЕ (см. рис.2).

Рисунок 2 - Схема триггера на элементах ИЛИ-НЕ и его условное обозначение

Такой триггер называется асинхронным RS-триггером. При R=1 и S=0 триггер устанавливается в нулевое состояние (Q=0), при R=0 и S=1 - в единичное состояние (Q=1); при R=S=0 триггер сохраняет состояние. Комбинация R=S=1 RS-триггера запрещена.

Синхронный RS-триггер

Рисунок 3 - Схема синхронного RS-триггера и его условное обозначение.

Такие RS-триггеры имеют кроме информационных входов R и S вход синхронизации C. Входная информация заносится в синхронный RS-триггер в момент поступления импульса синхронизации. При С=0 триггер будет находится в режиме хранения независимо от сигналов на R и S входах.

D-триггер

Рисунок 4 - D-триггер и его условное обозначение

D-триггер соответствует RS-триггеру, работающему только в режимах установки, то есть либо с комбинацией сигналов R=1 и S=0, либо с комбинациями сигналов R=0 и S=1. Для организации хранения информации используется вход С.

JK-триггер

Рисунок 5 - Схема JK-триггера и его условное

обозначение

JK-триггера наиболее универсален. Вход J и К соответствует S и R RS-триггера. Отличие состоит в том, что в JK-триггере нет запрещенного состояния входов. При состоянии на входах J=1, К=0 приход тактового импульса переключает триггер в состояние 1. При состоянии на входах J= 0, К=1 приход тактового импульса переключает триггер в состояние 0. Состояние на входах J= 0, К=0 соответствует режиму хранения информации.



Введение дополнительных обратных связей позволяет исключить запрещенное состояние входов. При состоянии входов J=K=1 триггер работает в переключающем режиме.

Двухтактные триггеры

Рисунок 6 - Схема двухтактного триггера и его условное обозначение

Двухтактный триггер изменяет свое состояние только после окончания действия импульса синхронизации.

С приходом тактового импульса по его фронту первый триггер переключается в состояние, сформированное соответствующим состоянием входа. В момент действия тактового импульса на входе С второго триггера сохраняется состояние 0. По спаду тактового импульса на входе С второго триггера появляется логическая 1. Информация, записанная на первом такте в первом триггере переписывается на выход второго триггера.



6366012630554728.html
6366091784276580.html
    PR.RU™